L'embalatge de semiconductors ha evolucionat des dels dissenys tradicionals de PCB 1D fins a l'enllaç híbrid 3D d'avantguarda a nivell d'hòsties. Aquest avenç permet l'espaiat d'interconnexió en el rang de micres d'un dígit, amb amplades de banda de fins a 1000 GB/s, mantenint una alta eficiència energètica. Al nucli de les tecnologies avançades d'embalatge de semiconductors es troben els envasos 2.5D (on els components es col·loquen un al costat de l'altre en una capa intermèdia) i els envasos 3D (que implica l'apilament vertical de xips actius). Aquestes tecnologies són crucials per al futur dels sistemes HPC.
La tecnologia d'embalatge 2.5D inclou diversos materials de capa intermèdia, cadascun amb els seus propis avantatges i desavantatges. Les capes intermèdies de silici (Si), incloses les hòsties de silici totalment passives i els ponts de silici localitzats, són conegudes per oferir les millors capacitats de cablejat, cosa que les fa ideals per a la informàtica d'alt rendiment. No obstant això, són costosos en termes de materials i fabricació i s'enfronten a limitacions en l'àrea d'envasament. Per mitigar aquests problemes, l'ús de ponts de silici localitzats està augmentant, emprant silici estratègicament on la funcionalitat fina és crítica mentre s'aborden les limitacions de l'àrea.
Les capes intermèdies orgàniques, que utilitzen plàstics modelats en ventall, són una alternativa més rendible al silici. Tenen una constant dielèctrica més baixa, que redueix el retard de RC al paquet. Malgrat aquests avantatges, les capes intermèdies orgàniques lluiten per aconseguir el mateix nivell de reducció de les característiques d'interconnexió que els envasos basats en silici, limitant la seva adopció en aplicacions informàtiques d'alt rendiment.
Les capes intermèdies de vidre han despertat un interès important, especialment després del llançament recent d'Intel d'envasos de vehicles de prova basats en vidre. El vidre ofereix diversos avantatges, com ara el coeficient d'expansió tèrmica ajustable (CTE), una alta estabilitat dimensional, superfícies llises i planes i la capacitat de suportar la fabricació de panells, el que el converteix en un candidat prometedor per a capes intermèdies amb capacitats de cablejat comparables al silici. Tanmateix, a part dels reptes tècnics, el principal inconvenient de les capes intermèdies de vidre és l'ecosistema immadur i la manca actual de capacitat de producció a gran escala. A mesura que l'ecosistema madura i milloren les capacitats de producció, les tecnologies basades en vidre en envasos de semiconductors poden veure un creixement i una adopció posteriors.
Pel que fa a la tecnologia d'embalatge 3D, l'enllaç híbrid sense cops de Cu-Cu s'està convertint en una tecnologia innovadora líder. Aquesta tècnica avançada aconsegueix interconnexions permanents combinant materials dielèctrics (com el SiO2) amb metalls incrustats (Cu). L'enllaç híbrid Cu-Cu pot aconseguir espais inferiors a 10 micres, normalment en el rang d'un sol dígit, la qual cosa representa una millora significativa respecte a la tecnologia tradicional de micro-bump, que té espais d'entre 40 i 50 micres. Els avantatges de l'enllaç híbrid inclouen una major E/S, una amplada de banda millorada, un apilament vertical 3D millorat, una millor eficiència energètica i efectes paràsits reduïts i resistència tèrmica a causa de l'absència d'ompliment inferior. No obstant això, aquesta tecnologia és complexa de fabricar i té uns costos més elevats.
Les tecnologies d'embalatge 2.5D i 3D engloben diverses tècniques d'embalatge. En l'embalatge 2.5D, depenent de l'elecció dels materials de la capa intermèdia, es pot classificar en capes intermèdies a base de silici, a base orgànica i a base de vidre, tal com es mostra a la figura anterior. En l'embalatge 3D, el desenvolupament de la tecnologia de microbump té com a objectiu reduir les dimensions d'espaiat, però avui en dia, mitjançant l'adopció de la tecnologia d'enllaç híbrid (un mètode de connexió directa Cu-Cu), es poden aconseguir dimensions d'espaiat d'un sol dígit, cosa que suposa un progrés significatiu en el camp. .
**Tendències tecnològiques clau per observar:**
1. **Àrees de capes intermèdies més grans:** IDTechEx va predir anteriorment que, a causa de la dificultat de les capes intermèdies de silici que superen un límit de mida de la retícula 3x, les solucions de pont de silici 2.5D aviat substituirien les capes intermèdies de silici com a opció principal per envasar xips HPC. TSMC és un proveïdor important de capes intermèdies de silici 2.5D per a NVIDIA i altres desenvolupadors d'HPC líders com Google i Amazon, i la companyia va anunciar recentment la producció en massa del seu CoWoS_L de primera generació amb una mida de retícula 3.5x. IDTechEx espera que aquesta tendència continuï, amb nous avenços comentats al seu informe que cobreixen els principals actors.
2. **Embalatge a nivell de panell:** L'embalatge a nivell de panell s'ha convertit en un focus important, tal com es va destacar a l'Exposició Internacional de Semiconductors de Taiwan 2024. Aquest mètode d'envasament permet l'ús de capes intermèdies més grans i ajuda a reduir costos produint més paquets simultàniament. Malgrat el seu potencial, encara s'han d'abordar reptes com la gestió de warpage. El seu protagonisme creixent reflecteix la demanda creixent de capes intermediàries més grans i rendibles.
3. **Capes intermèdies de vidre:** El vidre està emergint com un material candidat fort per aconseguir un cablejat fi, comparable al silici, amb avantatges addicionals com ara CTE ajustable i una major fiabilitat. Les capes intermèdies de vidre també són compatibles amb els envasos a nivell de panell, oferint el potencial de cablejat d'alta densitat a costos més manejables, cosa que la converteix en una solució prometedora per a les futures tecnologies d'envasament.
4. **Enllaç híbrid HBM:** L'enllaç híbrid 3D coure-coure (Cu-Cu) és una tecnologia clau per aconseguir interconnexions verticals de pas ultra fi entre xips. Aquesta tecnologia s'ha utilitzat en diversos productes de servidor de gamma alta, inclòs AMD EPYC per a SRAM i CPU apilades, així com la sèrie MI300 per apilar blocs de CPU/GPU en matrius d'E/S. S'espera que l'enllaç híbrid tingui un paper crucial en els futurs avenços de HBM, especialment per a les piles de DRAM que superin les capes de 16-Hi o 20-Hi.
5. **Dispositius òptics envasats conjuntament (CPO):** Amb la creixent demanda d'un major rendiment de dades i eficiència energètica, la tecnologia d'interconnexió òptica ha guanyat una atenció considerable. Els dispositius òptics empaquetats (CPO) s'estan convertint en una solució clau per millorar l'amplada de banda d'E/S i reduir el consum d'energia. En comparació amb la transmissió elèctrica tradicional, la comunicació òptica ofereix diversos avantatges, com ara una menor atenuació del senyal a llargues distàncies, una sensibilitat reduïda a la diafonia i una amplada de banda significativament augmentada. Aquests avantatges fan que CPO sigui una opció ideal per als sistemes HPC d'eficiència energètica i intensives en dades.
**Mercats clau per mirar:**
El mercat principal que impulsa el desenvolupament de tecnologies d'embalatge 2.5D i 3D és, sens dubte, el sector de la informàtica d'alt rendiment (HPC). Aquests mètodes d'embalatge avançats són crucials per superar les limitacions de la llei de Moore, permetent més transistors, memòria i interconnexions dins d'un sol paquet. La descomposició dels xips també permet una utilització òptima dels nodes de procés entre diferents blocs funcionals, com ara la separació dels blocs d'E/S dels blocs de processament, millorant encara més l'eficiència.
A més de la informàtica d'alt rendiment (HPC), també s'espera que altres mercats assoleixin creixement mitjançant l'adopció de tecnologies d'envasament avançades. Als sectors 5G i 6G, innovacions com les antenes d'embalatge i les solucions de xips d'avantguarda donaran forma al futur de les arquitectures de xarxes d'accés sense fil (RAN). Els vehicles autònoms també es beneficiaran, ja que aquestes tecnologies admeten la integració de suites de sensors i unitats informàtiques per processar grans quantitats de dades alhora que garanteixen la seguretat, la fiabilitat, la compacitat, la gestió de l'energia i la tèrmica i la rendibilitat.
L'electrònica de consum (inclosos telèfons intel·ligents, rellotges intel·ligents, dispositius AR/VR, ordinadors i estacions de treball) se centren cada cop més a processar més dades en espais més reduïts, malgrat que es posa més èmfasi en el cost. L'embalatge avançat de semiconductors jugarà un paper clau en aquesta tendència, tot i que els mètodes d'embalatge poden diferir dels utilitzats en HPC.
Hora de publicació: Oct-25-2024